Docket No.: Z&P-INF-P10709

### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant

DIETRICH BONART ET AL.

Filed

CONCURRENTLY HEREWITH

Title

METHOD FOR FABRICATING A VERTICAL TRANSISTOR, AND

SEMICONDUCTOR MEMORY CELL HAVING A TRENCH CAPACITOR AND AN ASSOCIATED VERTICAL SELECTION

TRANSISTOR

## **CLAIM FOR PRIORITY**

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Claim is hereby made for a right of priority under Title 35, U.S. Code, Section 119, based upon the German Patent Application 102 33 916.3, filed July 25, 2002.

A certified copy of the above-mentioned foreign patent application is being submitted herewith.

Respectfully submitted

LAURENCE A. GREENBERG REG. NO. 29,308

For Applicants

Date: July 25, 2003

Lerner and Greenberg, P.A. Post Office Box 2480 Hollywood, FL 33022-2480

Tel: (954) 925-1100 Fax: (954) 925-1101

/kf

# **BUNDESREPUBLIK DEUTSCHLAND**



# Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

**Aktenzeichen:** 102 33 916.3

Anmeldetag: 25. Juli 2002

Anmelder/Inhaber: Infineon Technologies AG.

München/DE

Bezeichnung: Verfahren zur Herstellung eines vertikalen

Transistors sowie Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Auswahltransistor

**IPC:** H 01 L 21/8242



Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.

München, den 03. Juli 2003

Deutsches Patent- und Markenamt Der Präsident

Im Auftrag

Jerofsky





#### Beschreibung

Verfahren zur Herstellung eines vertikalen Transistors sowie Halbleiterspeicherzelle mit einem Grabenkondensator und einem 5 zugehörigen vertikalen Auswahltransistor

Die Erfindung liegt auf dem Gebiet der Halbleitertechnik und betrifft ein Verfahren zur Herstellung eines vertikalen Transistor im oberen Abschnitt eines Grabens.

10

Zur weiteren Verringerung des Abstandes zwischen benachbarten Speicherzellen wird in einer Reihe von Veröffentlichungen vorgeschlagen, den Auswahltransistor im oberen Abschnitt eines Grabens oberhalb des Grabenkondensators zu integrieren.

15

30

So offenbart z. B. die US 5,365,097 ein Verfahren zur Herstellung eines Transistors in einer epitaktischen Halbleiterschicht, die auf die freiliegenden Seitenwände im oberen Abschnitt eines Grabens aufgebracht ist. Bei dieser Abscheidung wächst gleichzeitig polykristallines Halbleitermaterial auf der Oberfläche der inneren Elektrode des Grabenkondensators auf. In den Bereichen, in denen das aufwachsende epitaktische und das polykristalline Halbleitermaterial aufeinandertreffen, bilden sich sogenannte Schließfugen heraus. Ausgehend von diesen Schließfugen können sich jedoch Kristallgitterstörungen bis weit in das epitaktische Halbleitermaterial hinein ausdehnen. Damit ist eine zuverlässige Funktionen des in dem epitaktischen Halbleitermaterial ausgebildeten Transistors nicht gewährleistet.

1

Mit ähnlichen Problemen sehen sich die mit den aus den Druckschriften DE 100 11 889 A1 und US 6,093,614 bekannten Verfahren hergestellten vertikalen Transistoren konfrontiert.

35 Zur Umgehung dieses Problems wird in der nicht vorveröffentlichten deutschen Patentanmeldung mit dem amtlichen Aktenzeichen 101 36 333.8 vom 26. Juli 2001 derselben Anmelderin vor-

geschlagen, das Aufwachsen des Halbleitermaterials lediglich soweit durchzuführen, daß sich das polykristalline und das epitaktische Halbleitermaterial noch nicht berühren. Anschließend wird eine dünne Nitridschicht aufgebracht und der 5 verbleibende Hohlraum zwischen dem polykristallinen und dem epitaktischen Halbleitermaterial mit einem weiteren polykristallinen Halbleitermaterial aufgefüllt. Die dünne Nitridschicht trennt somit das epitaktische Halbleitermaterial vom polykristallinen Halbleitermaterial. Da die Nitridschicht 10 ausreichend dünn ausgebildet ist, schränkt sie den erforderlichen Stromfluß zwischen dem epitaktische Halbleitermaterial und der inneren Elektrode des Grabenkondensators nur unwesentlich ein. Nachteilig bei diesen Verfahren ist dessen relativ aufwendige Prozeßführung insbesondere hinsichtlich der 15 Steuerung des Abscheidungsprozesses der epitaktischen Halbleiterschicht, da dieser Prozeß beendet werden muß, bevor sich das epitaktische und polykristalline Halbleitermaterial berühren.

20 Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zur Herstellung eines vertikalen Transistors im oberen Abschnitt eines Grabens oberhalb eines Grabenkondensators anzugeben, das eine vergleichsweise einfache Prozeßführung bei gleichzeitig verbesserter Prozeßkontrolle ermöglicht.

Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zur Herstellung eines vertikalen Transistors im oberen Abschnitt eines Grabens gemäß Anspruch 1.

- 30 Erfindungsgemäß weist das Verfahren zur Herstellung eines vertikalen Transistors im oberen Abschnitt eines Grabens die Schritte auf:
- a) Bereitstellen eines einkristallinen Halbleitersubstrats mit zumindest einem Graben, der zumindest einen unteren und einen oberen Abschnitt aufweist, wobei zumindest der untere Abschnitt des Grabens mit einem Speicher-





Dielektrikum ausgekleidet und mit zumindest einem leitfähigen Material gefüllt ist;

- b) Bilden einer Hilfsisolationsschicht auf dem leitfähigen Material;
- 5 c) Abscheiden einer epitaktischen Halbleiterschicht auf den freiliegenden Seitenwänden des oberen Abschnitts des Grabens;
  - d) Entfernen der Hilfsisolationsschicht;
- e) Konformes Abscheiden einer dünnen Nitridschicht, die so
   dünn ist, daß sie einen Stromfluß nur teilweise beeinträchtigt;
  - f) Auffüllen des Grabens mit einem dotierten weiteren leitfähigen Material, so daß eine elektrische Verbindung zwischen dem im unteren Abschnitt befindlichen leitfähigen
- Material und einem unteren Teilabschnitt der epitaktischen Halbleiterschicht hergestellt ist, wobei der untere Teilabschnitt der epitaktischen Halbleiterschicht durch Eindiffusion von Dotierstoffen aus dem weiteren leitfähigen Material zur Bildung eines ersten Dotierungsgebiets do-
- 20 tiert wird;

Schichten erfolgt.

- g) Bilden eines Gate-Dielektrikums auf den freiliegenden Bereichen der epitaktischen Halbleiterschicht; und
- h) Bilden einer Gate-Elektrode auf dem Gate-Dielektrikum sowie eines zweiten Dotierungsgebiets im oberen Teilabschnitt der epitaktischen Halbleiterschicht.

Im Rahmen der Erfindung wird unter einem epitaktischen Abscheiden das einkristalline Aufwachsen einer Halbleiterschicht auf einer einkristallinen Unterlage verstanden. Auf polykristalline Unterlagen aufgewachsene Halbleiterschichten sind dagegen keine epitaktischen Schichten auch wenn deren Abscheidung zeitgleich mit der Bildung von epitaktischen

35 Die auf das im unteren Abschnitt des Grabens befindliche leitfähige Material aufgebrachte Hilfsisolationsschicht verhindert bei der Abscheidung der epitaktischen Halbleiter-





schicht ein Aufwachsen von Halbleitermaterial auf dem leitfähigen Material. Damit wächst die epitaktische Halbleiterschicht ausschließlich auf den freiliegenden Seitenwänden im
oberen Abschnitt des Grabens auf. Die Seitenwände werden dabei durch das umliegende einkristalline Halbleitersubstrat
gebildet.

Anschließend wird die Hilfsisolationsschicht entfernt, eine dünne Nitridschicht konform abgeschieden und der Graben mit einem dotierten weiteren leitfähigen Material aufgefüllt.

Dieses Material dient gleichzeitig als Dotierstoffquelle, aus welcher Dotierstoffe in einen unteren Teilabschnitt der epitaktischen Halbleiterschicht eindiffundieren und dort zur Bildung eines ersten Dotierungsgebiets beitragen. Dieses Dotierungsgebiet bildet später das Source- bzw. das Drain-Gebiet des vertikalen Transistors.

Die Nitridschicht wird so dünn ausgebildet, daß sie einen Stromfluß nur unwesentlich einschränkt, d.h. der elektrische Widerstand der Nitridschicht ist wesentlich geringer als der einer massiven Nitridschicht. Die Dicke der Nitridschicht liegt bevorzugt unterhalb von 1 nm, insbesondere zwischen 4 und 8 Å. Die dünne Nitridschicht trennt die epitaktische Halbleiterschicht vom weiteren leitfähigen Material, welches bevorzugt ein polykristallines Halbleitermaterial, insbesondere dotiertes Polysilizium ist, und schützt dadurch die epitaktische Halbleiterschicht vor der Ausbildung von Kristallgitterfehlern, die sich sonst an der Grenzschicht zwischen epitaktischem und polykristallinem Material ausbilden.

Abschließend wird ein Gate-Dielektrikum und eine Gate-Elektrode sowie ein zweites Dotierungsgebiet im oberen Teilabschnitt der epitaktische Halbleiterschicht zur Fertigstellung des vertikalen Transistors gebildet.

Vorteilhaft bei diesem Verfahren ist, daß die Abscheidung der epitaktische Halbleiterschicht unabhängig von dem Aufwachsen

2

1

35

weiterer Schichten ist, so daß die Kontrolle des Abscheidungsprozesses lediglich hinsichtlich der Dicke der epitaktische Halbleiterschicht zu erfolgen braucht. Die eingebrachte Hilfsisolationsschicht läßt sich sowohl leicht herstellen als auch wieder entfernen. Beispielsweise kann die Hilfsisolationsschicht als sogenanntes trench-top-oxide (TTO) aufgebracht und durch beispielsweise selektives Ätzen wieder entfernt werden.

10 Bei einer bevorzugten Ausführungsform der Erfindung weist der Graben einen Isolationskragen auf, der sich ausgehend vom Übergangsbereich zwischen unterem und oberen Abschnitt in Richtung des oberen Abschnitts erstreckt und der nach Schritt b) und vor Schritt c) bis zu einer Ebene rückgeätzt wird, die oberhalb der Hilfsisolationsschicht liegt, so daß die Seitenwände des Grabens oberhalb des Isolationskragens zur Abscheidung der epitaktischen Halbleiterschicht freiliegen.

Dieser Isolationskragen begrenzt die Ausdiffusion der Dotier20 stoffe in das umliegende Halbleitersubstrat, so daß sich dort
keine weitreichenden Dotierungsgebiete herausbilden können.
Die sich ausbildenden Dotierungsgebiet sind im wesentlichen
auf die epitaktische Halbleiterschicht begrenzt.



25 Zur Begrenzung der Ausdiffusion von Dotierstoffen dient bevorzugt weiterhin das Speicher-Dielektrikum, welches zumindest den unteren Abschnitt des Grabens auskleidet. Das Speicher-Dielektrikum kann sich bis zur Oberkante des Isolationskragens erstrecken, wobei es in diesem Fall bevorzugt zwischen Seitenwand des Grabens und dem Isolationskragen angeordnet ist. Selbst wenn der Isolationskragen beim Entfernen der Hilfsisolationsschicht teilweise entfernt wird, stellt das Speicher-Dielektrikum eine immer noch ausreichende Diffusionsbarriere dar. Aufgrund dieser Diffusionsbegrenzung
35 reicht das erste Dotierungsgebiet vergleichsweise gering in das Halbleitersubstrat hinein. Benachbarte Halbleiterspeicherzellen lassen sich daher mit einem geringeren Abstand zu-

einander anordnen, ohne daß unerwünschte elektrische Verbindung zwischen den ersten Dotierungsgebieten benachbarter Speicherzellen bestehen.

5 Zur Isolation der Gate-Elektrode von dem weiteren leitfähigen Material wird vor Bildung der Gate-Elektrode eine Isolationsschicht auf das weitere leitfähigen Material aufgebracht.

Bevorzugt besteht das leitfähige Material aus dem Material der inneren Elektrode des Grabenkondensators und einem leitfähigen Verbindungsmaterial, welches die innere Elektrode bedeckt und von dem Isolationskragen umgeben ist. Dieses Verbindungsmaterial wird in den Graben eingebracht, nachdem der Isolationskragen hergestellt wurde.

Bevorzugt handelt es sich bei dem Material der inneren Elektrode des Grabenkondensators, bei dem leitfähigen Verbindungsmaterial sowie dem weiteren leitfähigen Material um dotiertes Polysilizium.

Die Erfindung betrifft weiterhin eine Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Transistor. Derartige Halbleiterspeicherzelle sind aus dem bereits weiter obengenannten Druckschriften US 5,365,097, DE 100 11 889 A1, US 6,093,614 sowie der genannten nicht vorveröffentlichten deutschen Patentanmeldung 101 36 333.8 bekannt.

Gegenüber diesen bekannten Halbleiterspeicherzellen besteht die Aufgabe, eine einfache und zuverlässige Halbleiterspei30 cherzelle anzugeben, die einen in einer epitaktischen Halbleiterschicht ausgebildeten vertikalen Transistor aufweist,
dessen aktive Gebiete weitgehend frei von Kristallgitterfehlern ist sowie geringe Ausdiffusion in das umliegende Halbleitersubstrat zeigen.

Die erfindungsgemäße Halbleiterspeicherzelle weist einen Grabenkondensator und einen zugehörigen vertikalen Transistor

15

20

\*

auf, die in einem einkristallinen Halbleitersubstrat ausgebildet sind, wobei

- der Grabenkondensator in einem unteren und der vertikale Transistor in einem oberen Abschnitt eines Grabens angeordnet ist;
- die Seitenwände des unteren Abschnitts mit einem Speicher-Dielektrikums ausgekleidet sind;
- die innere Elektrode des Grabenkondensators von einem leitfähigen Material gebildet ist;
- 10 im Übergangsbereich zwischen unterem und oberen Abschnitt des Grabens ein Isolationskragen angeordnet ist, der das Speicher-Dielektrikum bedeckt;
  - der vertikale Transistor vollständig in einer epitaktischen Halbleiterschicht ausgebildet ist, die an der Seitenwand des oberen Abschnitts des Grabens angeordnet ist,
    wobei in einem unteren Teilabschnitt der epitaktischen
    Halbleiterschicht ein erstes und in einem oberen Teilabschnitt ein zweites Dotierungsgebiet des Transistors ausgebildet ist; und
- 20 die innere Elektrode des Grabenkondensators mit dem ersten Dotierungsgebiet des vertikalen Transistors über ein weiteres leitfähiges Material elektrisch leitend verbunden ist, wobei
  - sich zumindest zwischen dem weiteren leitfähigen Material und der epitaktischen Halbleiterschicht eine dünne Nitridschicht befindet, die so dünn ist, daß sie einen Stromfluß nur teilweise beeinträchtigt und
- die Unterkante der epitaktischen Halbleiterschicht zumindest bis zur Oberkante des Speicher-Dielektrikums
   reicht.

Die zwischen dem weiteren leitfähigen Material und der epitaktische Halbleiterschicht liegende dünne Nitridschicht verhindert ein Ausbreiten von Kristallgitterfehlern ausgehend

35 von dem weiteren leitfähigen Material in die epitaktische
Halbleiterschicht. Dadurch bleibt der vertikale Transistor
weitgehend frei von Kristallgitterfehlern. Die Nitridschicht



5

15



ist so dünn, daß sie einen Stromfluß nur unwesentlich einschränkt, d.h. der elektrische Widerstand der Nitridschicht ist wesentlich geringer als der Widerstand einer massiven Nitridschicht. Eine Stromfluß wird durch die dünne Nitridschicht zwar verringert, jedoch ist dieser weiterhin ausreichend hoch, um eine ausreichende elektrische Verbindung zwischen innerer Elektrode des Grabenkondensators und dem vertikalen Transistor zu gewährleisten. Die Dicke der Nitridschicht liegt bevorzugt unterhalb von 1 nm, insbesondere zwischen 4 und 8 Å.

Zur Begrenzung der Ausdiffusion von Dotierstoffen aus dem weiteren leitfähigen Material in das umliegende Halbleitersubstrat dient insbesondere das Speicher-Dielektrikum, wel-15 ches bis zur Unterkante der epitaktischen Halbleiterschicht reicht. In weiterer Ausgestaltung der erfindungsgemäßen Halbleiterspeicherzelle dient weiterhin auch der Isolationskragen der Begrenzung der Ausdiffusion von Dotierstoffen. Der Isolationskragen umschließt dabei zumindest ein leitfähiges Ver-20 bindungsmaterial, welches die innere Elektrode des Grabenkondensators bedeckt. Bevorzugt reicht der Isolationskragen ebenfalls zumindest bis zur Unterkante der epitaktischen Halbleiterschicht. In weiterer bevorzugter Ausgestaltung erstreckt sich die epitaktische Halbleiterschicht über die 25 Oberkante des Isolationskragens bzw. des Speicher-Dielektrikums in Richtung des unteren Abschnitts des Grabens hinaus, beispielsweise um 30 nm.

Bevorzugt handelt es sich bei dem leitfähigen Material der 30 inneren Elektrode, dem Verbindungsmaterial und dem weiteren leitfähigen Material um dotiertes Polysilizium.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels erläutert und den Figuren dargestellt. Es zeigen:

35

Figuren 1 bis 7 einzelne Verfahrensschritte des erfindungsgemäßen Herstellungsverfahrens;

Figur 8 eine Ausführungsform der erfindungsgemäßen Halbleiterspeicherzelle; und eine weitere Ausführungsform der erfindungsgemäßen Halbleiterspeicherzelle.

5

Figur 1 zeigt ein Halbleitersubstrat 2 in dem ein tiefer Graben 4 angeordnet ist, in dem ein Grabenkondensator und ein vertikaler Transistor ausgebildet werden. Dieser Graben wird beispielsweise durch eine sogenannte Deep-Trench-Ätzung ge-10 schaffen, bei der eine Nitrid-Maske 12 verwendet wird. Anschließend werden die Seitenwände des unteren Abschnitts 6 des Grabens 4 dotiert, ein Speicher-Dielektrikum 8 gebildet und der Graben 4 zur Bildung der inneren Elektrode des Grabenkondensators mit  $n^+$ -dotiertem Polysilizium 10 aufgefüllt 15 und bis etwa Oberkante des unteren Abschnitts 6 rückgeätzt. Durch die Dotierung des unteren Abschnitts des Grabens wird die äußere Elektrode 16 des Grabenkondensators gebildet, die auch als buried plate bezeichnet wird. Oberhalb des unteren Abschnitts 6 erstreckt sich der obere Abschnitt 14 des Gra-20 bens 4. Das Speicher-Dielektrikum 8 besteht beispielsweise aus einer Schichtkombination umfassend eine Nitrid- und eine Oxidschicht. Die so erhaltene Struktur zeigt Figur 1.

Figur 2 zeigt weitere Verfahrensschritte, in denen zunächst
25 ein CVD-Oxid abgeschiedenen und anisotrop rückgeätzt wird.
Dadurch entsteht der Isolationskragen 18, der auch als collar
bezeichnet wird. Dieser bedeckt zunächst noch vollständig die
Seitenwände des Grabens 4 im oberen Abschnitt. Nun folgt das
Abscheiden eines n<sup>+</sup>-dotierten Polysiliziums mittels eines
30 CVD-Prozesses mit anschließendem Rückätzen zur Bildung des
leitfähigen Verbindungsmaterials 20. Alternativ kann das
leitfähige Verbindungsmaterial auch aus Metall bestehen.

Gemäß Figur 3 wird auf der Oberseite des Verbindungsmaterials 35 20 eine Oxidschicht (TTO) 22 gebildet. Der dabei verwendete Abscheidungsprozeß wird so gesteuert, daß sich das Oxid im wesentlichen nur auf vertikalen Flächen abscheidet. Danach

wird eine als Hilfsschicht dienende Lackmaske 24 durch Auffüllen des Grabens 4 und Rückätzen von Lackmaterial gebildet. Mittels dieser Hilfsschicht wird die Hilfsisolationsschicht 22 vor einem Abtrag während der nachfolgenden Ätzung des Isolationskragen geschützt. Mittels einer isotropen Ätzung wird nachfolgend die Oberkante des Isolationskragens 18 bis zur Höhe der Unterkante des nachfolgend zu bildenden vertikalen Transistors zurückgezogen. Dabei oder in einem nachfolgenden Ätzschritt wird gleichzeitig das Speicher-Dielektrikum 8 entfernt. Beim Rückätzen des Isolationskragens 18 wird gleichzeitig eventuell noch auf der Nitrid-Maske 12 liegendes Oxid, das von der Abscheidung der Oxidschicht 22 stammt, entfernt.

Nach Entfernen der Lackmaske 24 folgt das Abscheiden der epitaktischen Halbleiterschicht 26. Da lediglich die Seitenwände des Grabens 4 im oberen Abschnitt 14 freiliegen, das leitfähige Verbindungsmaterial dagegen von der Oxidschicht 22 bedeckt ist, führt diese Abscheidung lediglich zur Bildung der epitaktische Halbleiterschicht 26. Die epitaktische Halbleiterschicht 26. Die epitaktische Halbleiterschicht 26 kann beispielsweise bis zur Dicke des Isolationskragens 18 oder sogar darüber hinaus aufwachsen. Wesentlich ist, daß genügend Platz zum Einbringen des Gate-Dielektrikums und der Gate-Elektrode verbleibt. Nun folgt das konforme Aufbringen von Hilfsschichten 28 und 30, wobei die Hilfsschicht 28 beispielsweise aus Oxid und die Hilfsschicht 30 beispielsweise aus Nitrid besteht. Die so erhaltene Struktur zeigt Figur 4.

Mittels einer anisotropen Ätzung werden gemäß Figur 5 die
30 Hilfsschichten 28 und 30 durchbrochen und die Oxidschicht 22
zentral entfernt. Verbliebenes Oxid der Oxidschicht 22 wird
nachfolgend mittels einer isotropen Ätzung selektiv zum Nitrid der Hilfsschicht 30 entfernt. Dabei können auch Teile
des Isolationskragens 18 unterhalb der epitaktischen Halblei35 terschicht 26 entfernt werden.

16

Nach Entfernen der Hilfsschichten 28 und 30 wird eine dünne Nitridschicht 32 erzeugt. Deren Dicke ist geringer als 1 nm und liegt bevorzugt zwischen 4 und 8 Å. Anschließend folgt die Abscheidung und das Rückätzen von n'-dotiertem Polysili-5 zium, welches das dotierte weitere leitfähige Material 34 darstellt. Die Oberkante des rückgeätzten weiteren leitfähigen Materials 34 liegt etwas oberhalb der Unterkante der epitaktische Halbleiterschicht 26. Nach dem Rückätzen des weiteren leitfähigen Materials 34 wird eine Implantation der epi-10 taktischen Halbleiterschicht zur Dotierung des Kanals des vertikalen Transistors durchgeführt. Durch eine Wärmebehandlung diffundieren Dotierstoffe aus dem weiteren leitfähigen Material in die epitaktische Halbleiterschicht 26 und teilweise auch in das Halbleitersubstrat 2 hinein und bilden dort 15 ein erstes Dotierungsgebiet. Die Ausdiffusion in das Halbleitersubstrat 2 wird jedoch durch das Speicher-Dielektrikum 8 und den Isolationskragen 18 begrenzt.

Nach Entfernen der freiliegenden Bereiche der dünne Nitrid20 schicht 32 wird eine Isolationsschicht 36 abgeschieden. Diese
Isolationsschicht, die beispielsweise aus Oxid besteht, kann
in vergleichbarer Weise wie die Hilfsisolationsschicht 22
hergestellt werden. Nun wird ein Gate-Dielektrikum 38 aufgewachsenen und die Gate-Elektrode 40 durch Abscheiden von n<sup>+</sup>25 dotiertem Polysilizium gebildet. Nach Entfernen der NitridMaske 12 erfolgt eine Implantation von n<sup>+</sup>-Gebieten im oberen
Teilabschnitt der epitaktische Halbleiterschicht 26 und des
Halbleitersubstrats 2. Diese n<sup>+</sup>-Gebiete 42 stellen das zweite
Dotierungsgebiet dar.

Damit ist der vertikale Transistor fertiggestellt.

Figur 8 zeigt eine erste Ausführungsformen der erfindungsgemäßen Halbleiterspeicherzelle, die beispielsweise mit dem

35 vorstehend beschriebenen Verfahren hergestellt werden kann.

Dargestellt sind zwei unmittelbar benachbarte Halbleiterspeicherzellen 50 und 52, die eine gemeinsame Bit-Leitung 54 zum

Kontaktieren der zweiten Dotierungsgebiete 42 aufweisen.
Wort-Leitungen 56 und 58 dienen dem Adressieren der Transistoren der Halbleiterspeicherzellen. Die vertikalen Transistoren sind vollständig in den epitaktischen Halbleiterschichten 26 ausgebildet, wobei im unteren Teilabschnitt 60 die ersten Dotierungsgebiete 44, im mittleren Teilabschnitt 62 der Kanal 46 und im oberen Teilabschnitt 64 die zweiten Dotierungsgebiete 42 liegen der Transistoren liegen.

10 Eine weitere Ausführungsform der erfindungsgemäßen Halbleiterspeicherzelle zeigt Figur 9, die sich ebenfalls mit dem erfindungsgemäßen Verfahren herstellen läßt. Der Unterschied zu der in Figur 8 gezeigten Halbleiterspeicherzelle besteht lediglich darin, daß hier der Isolationskragen 18 im Bereich der Unterkante der epitaktischen Halbleiterschicht 26 nicht entfernt, sondern lediglich leicht angeätzt ist. Aufgrund des verbliebenen Isolationskragens 18 ist die Ausdiffusion in das Halbleitersubstrat 2 jedoch sogar noch stärker begrenzt als in der in Figur 8 gezeigten Ausführungsform.

20

Außerdem ist die epitaktische Halbleiterschicht 26 hier etwas dicker ausgeführt, so daß sie über die Oberkante des Isolationskragens 18 beispielsweise um 30 nm hinausragt und diese teilweise umschließt. Um eine sichere elektrische Verbindung zwischen der inneren Elektrode 10 und dem ersten Dotierungsgebiet 44 zu gewährleisten, wurde das weitere leitfähige Material 34 nicht so stark rückgeätzt. Die übrigen Bezugszeichen kennzeichnen die gleichen strukturellen Merkmale wie in Figur 8.



## Bezugszeichenliste

	2	Halbleitersubstrat
	4	Graben
5	6	unterer Abschnitt
	8	Speicher-Dielektrikum
	10	leitfähiges Material/innere Elektrode
	12	Nitrid-Maske
	14	oberer Abschnitt
10	16	äußere Elektrode
	18	Isolationskragen
	20	leitfähiges Verbindungsmaterial
	22	Hilfsisolationsschicht
	24	Lackmaske / Hilfsschicht
15	26	epitaktische Halbleiterschicht
	28	Oxid-Hilfsschicht
	30	Nitrid-Hilfsschicht
	32	dünne Nitridschicht
	34	weiteres leitfähiges Material
20	36	Isolationsschicht
	38	Gate-Dielektrikum
	40	Gate-Elektrode
	42	zweites Dotierungsgebiet
	44	erstes Dotierungsgebiet
25	50,52	Halbleiterspeicherzellen
	54	Bit-Leitung
	56,58	Wort-Leitung
	60	unterer Teilabschnitt
	62	mittlerer Teilabschnitt
3 0	64	oberer Teilabschnitt

#### Patentansprüche

15

35

- 1. Verfahren zur Herstellung eines vertikalen Transistors im oberen Abschnitt eines Grabens mit den Schritten:
- 5 a) Bereitstellen eines einkristallinen Halbleitersubstrats
  (2) mit zumindest einem Graben (4), der zumindest einen
  unteren (6) und einen oberen Abschnitt (14) aufweist, wobei zumindest der untere Abschnitt (6) des Grabens (4) mit
  einem Speicher-Dielektrikum (8) ausgekleidet und mit zumindest einem leitfähigen Material (10, 20) gefüllt ist;
  - b) Bilden einer Hilfsisolationsschicht (22) auf dem leitfähigen Material (10, 20);
  - c) Abscheiden einer epitaktischen Halbleiterschicht (26) auf den freiliegenden Seitenwänden des oberen Abschnitts (14) des Grabens (4);
  - d) Entfernen der Hilfsisolationsschicht (22);
  - e) Konformes Abscheiden einer dünnen Nitridschicht (32), die so dünn ist, daß sie einen Stromfluß nur teilweise beeinträchtigt;

leitfähigen Material (34), so daß eine elektrische Verbin-

dung zwischen dem im unteren Abschnitt (6) befindlichen leitfähigen Material (10, 20) und einem unteren Teilabschnitt (60) der epitaktischen Halbleiterschicht (26) hergestellt ist, wobei der untere Teilabschnitt (60) der epitaktischen Halbleiterschicht (60) durch Eindiffusion von Dotierstoffen aus dem weiteren leitfähigen Material (34) zur Bildung eines ersten Dotierungsgebiets (44) dotiert wird:

20 f) Auffüllen des Grabens (4) mit einem dotierten weiteren

- 30 g) Bilden eines Gate-Dielektrikums (38) auf den freiliegenden Bereichen der epitaktischen Halbleiterschicht (26); und
  - h) Bilden einer Gate-Elektrode (40) auf dem Gate-Dielektrikum (38) sowie eines zweiten Dotierungsgebiets (42) im oberen Teilabschnitt (64) der epitaktischen Halbleiterschicht (26).
  - 2. Verfahren nach Anspruch 1,

dadurch gekennzeichnet, daß
der Graben (4) einen Isolationskragen (18) aufweist, der sich
ausgehend vom Übergangsbereich zwischen unterem und oberen
Abschnitt in Richtung des oberen Abschnitts erstreckt und der
nach Schritt b) und vor Schritt c) bis zu einer Ebene rückgeätzt wird, die oberhalb der Hilfsisolationsschicht (22)
liegt, so daß die Seitenwände des Grabens (44) oberhalb des
Isolationskragens (18) zur Abscheidung der epitaktischen
Halbleiterschicht (26) freiliegen.

10

- 3. Verfahren nach Anspruch 2,
   dadurch gekennzeichnet, daß
   vor dem Rückätzen des Isolationskragens (18) eine Hilfs schicht (24) auf die Hilfsisolationsschicht (22) aufgebracht
  15 wird.
- Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß das Speicher-Dielektrikum (8) eine Oberkante aufweist, die
   durch Rückätzen ungefähr mit der Oberkante des Isolationskragens (18) abschließt.
- 5. Verfahren nach einem der vorherigen Ansprüche,
  dadurch gekennzeichnet, daß
  25 die dünne Nitridschicht (32) dünner als 1 nm ist.
  - 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die dünne Nitridschicht (32) etwa 4 8 Å dick ist.

30

7. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die dünne Nitridschicht (32) das weitere leitfähige Material (34) von der epitaktischen Halbleiterschicht (26) trennt.

35

8. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß

30

vor Bildung der Gate-Elektrode (40) auf das weitere leitfähige Material (34) eine Isolationsschicht (36) aufgebracht wird.

- 5 9. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß das leitfähige Material (10, 20) aus dem Material der inneren Elektrode (10) des Grabenkondensators und einem leitfähigen Verbindungsmaterial (20) besteht, welches die innere Elektro-10 de (10) bedeckt und von dem Isolationskragen (18) umgeben ist.
- 10. Verfahren nach einem der vorherigen Ansprüche,
  dadurch gekennzeichnet, daß
  15 es sich bei dem weiteren leitfähigen Material (34) um dotiertes Polysilizium handelt.
  - 11. Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Transistor, die in einem einkri-
- 20 stallinen Halbleitersubstrat (2) ausgebildet sind, wobei
  - der Grabenkondensator in einem unteren (6) und der vertikale Transistor in einem oberen (14) Abschnitt eines Grabens (4) angeordnet ist;
  - die Seitenwände des unteren Abschnitts (6) mit einem Speicher-Dielektrikums (8) ausgekleidet sind;
  - die innere Elektrode (10) des Grabenkondensators von einem leitfähigen Material (10) gebildet ist;
  - im Übergangsbereich zwischen unterem und oberen Abschnitt (6, 14) des Grabens (4) ein Isolationskragen (18) angeordnet ist, der das Speicher-Dielektrikum (8) bedeckt;
  - der vertikale Transistor vollständig in einer epitaktischen Halbleiterschicht (26) ausgebildet ist, die an der Seitenwand des oberen Abschnitts (14) des Grabens (4) angeordnet ist, wobei in einem unteren Teilabschnitt (60)
- der epitaktischen Halbleiterschicht (26) ein erstes (44) und in einem oberen Teilabschnitt (64) ein zweites Dotierungsgebiet (42) des Transistors ausgebildet ist; und

25

- die innere Elektrode (10) des Grabenkondensators mit dem ersten Dotierungsgebiet (44) des vertikalen Transistors über ein weiteres leitfähiges Material (34) elektrisch leitend verbunden ist, wobei
- 5 sich zumindest zwischen dem weiteren leitfähigen Material (34) und der epitaktischen Halbleiterschicht (26) eine dünne Nitridschicht (32) befindet, die so dünn ist, daß sie einen Stromfluß nur teilweise beeinträchtigt und
- die Unterkante der epitaktischen Halbleiterschicht (26) zumindest bis zur Oberkante des Speicher-Dielektrikums (8) reicht.
  - 12. Halbleiterspeicherzelle nach Anspruch 11,
- 15 dadurch gekennzeichnet, daß
  die innere Elektrode (10) mit einem leitfähigen Verbindungsmaterial (20) bedeckt ist, welches von dem Isolationskragen
  (18) umgeben und von dem weiteren leitfähigen Material (34)
  bedeckt ist.
  - 13. Halbleiterspeicherzelle nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß sich die dünne Nitridschicht (32) auch zwischen dem Verbindungsmaterial (20) und dem weiteren leitfähigen Material (34) befindet.
- 14. Halbleiterspeicherzelle nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß
  30 die dünne Nitridschicht (32) dünner als 1 nm ist.
  - 15. Halbleiterspeicherzelle nach Anspruch 14, dadurch gekennzeichnet, daß die dünne Nitridschicht (32) etwa 4 8 Å dick ist.
  - 16. Halbleiterspeicherzelle nach einem der Ansprüche 11 bis 15,

18

dadurch gekennzeichnet, daß
es sich bei dem leitfähigen Material (10) der inneren Elektrode (10), dem Verbindungsmaterial (20) und dem weiteren
leitfähigen Material (34) um dotiertes Polysilizium handelt.

17. Halbleiterspeicherzelle nach einem der Ansprüche 11 bis 16,

dadurch gekennzeichnet, daß
zwischen dem weiteren leitfähigen Material (34) und der Gate10 Elektrode (40) eine Isolationsschicht (36) angeordnet ist.

18. Halbleiterspeicherzelle nach einem der Ansprüche 11 bis 17,

dadurch gekennzeichnet, daß

- 15 sich die epitaktische Halbleiterschicht (26) über die Oberkante des Isolationskragens (18) bzw. des Speicher-Dielektrikums (8) hinaus in Richtung des unteren Abschnitts (6) des Grabens (4) erstreckt.
- 20 19. Halbleiterspeicherzelle nach Anspruch 18,
   dadurch gekennzeichnet, daß
   sich die epitaktische Halbleiterschicht (26) um etwa 30 nm
   über die Oberkante erstreckt.




#### Zusammenfassung


Verfahren zur Herstellung eines vertikalen Transistors sowie Halbleiterspeicherzelle mit einem Grabenkondensator und einem 5 zugehörigen vertikalen Auswahltransistor

Es wird ein Verfahren zur Herstellung eines vertikalen Transistors vorgeschlagen, der sich im oberen Abschnitt eines Grabens (4) oberhalb eines Grabenkondensators befindet. Auf 10 das leitfähigen Material der inneren Elektrode (10) bzw. auf das sich auf der inneren Elektrode (10) befindende Verbindungsmaterial (20) des Grabenkondensators wird zunächst eine Hilfsisolationsschicht (22) aufgebracht, so daß nachfolgend bei einer epitaktische Abscheidung Halbleitermaterial (26) 15 lediglich auf den freiliegenden Seitenwänden im oberen Abschnitt des Grabens (4) aufwächst. Nach Entfernen der Hilfsisolationsschicht (22) wird eine dünne, etwa 4 bis 8 Å dicke Nitridschicht (32) konform abgeschieden und der verbliebene Hohlraum zwischen der inneren Elektrode (10) und der epitak-20 tische Halbleiterschicht (26) mit einem dotierten weiteren leitfähigen Material (34) aufgefüllt. Die dünne Nitridschicht (32) trennt die epitaktische Halbleiterschicht (26) von dem weiteren leitfähigen Material (34), so daß sich von dort keine Kristallgitterstörungen in die epitaktische Halbleiter-25 schicht (26) ausbreiten können. Zur Bildung eines ersten Dotierungsgebiets (44) in der epitaktische Halbleiterschicht (26) werden Dotierstoffe aus dem weiteren leitfähigen Material in die epitaktische Halbleiterschicht (26) ausdiffundiert.

30 Figur 7

Fig. 7










Fig. 3





Fig. 4








Fig. 6




Fig. 7




Fig. 8




Fig. 9

